2023年10月
The 10th International Conference on Electrical Engineering, Computer Science and Informatics, Best Paper Award
Improving Tamper-Resistance Exploiting Clock Phase Shifter Embedded in FPGAs
Yui Koyanagi;Tomoaki Ukezono

2023年09月
The 2023 IEEE Region 10 Symposium, Best Paper Award Runner-Up
A Countermeasure to Power Analysis Attack by Arbitrarily Injecting Multiple Types of Noise
Tomoaki Ukezono;Yui Koyanagi

2023年01月
28th Asia and South Pacific Design Automation Conference (ASP-DAC 2023), Poster Award
A Countermeasure to Power Analysis Attack in Flip Flops
Tomoaki Ukezono

2022年08月
The 4th International Symposium on Advanced Technologies and Applications in the Internet of Things (ATAIT 2022), Best Paper Award
An Accuracy-Controllable Approximate Adder for FPGAs
Masaki Sano;Hiroki Nishikawa;Xiangbo Kong;Hiroyuki Tomiyama;Tongxin Yang;Tomoaki Ukezono;Toshinori Sato

2022年03月05日
情報処理学会, 第14回 情報システム教育コンテスト(ISECON2021)奨励賞
遠隔演習環境の開発と運用を通したプログラミング教育の改革, 国内学会・会議・シンポジウム等の賞
中西 恒夫;秋山 英久;請園 智玲;田辺 利文;中村 遼;橋本 浩二;藤永 拓矢;古庄 裕貴;前田 佐嘉志;三角 真;楊 同鑫;久住 憲嗣

Random Clock Gating for Side-Channel Protection
Yui Koyanagi; Tomoaki Ukezono
2024 IEEE Asia Pacific Conference on Circuits and Systems, 2024年11月06日, :697 - 701, 査読有り
ラスト(シニア)オーサー

Flattening Power Waveforms by Hamming Distance Converter for Side-Channel Attacks
Ryoma Katsube; Taiki Nagatomo; Tomoaki Ukezono
2024 IEEE Asia Pacific Conference on Circuits and Systems, 2024年11月06日, :231 - 235, 査読有り
ラスト(シニア)オーサー

Unveiling the Significance of Sign Calculation Impact on JPEG Applications
Hiroyuki Hama; Toshinori Sato; Tomoaki Ukezono
The 39th International Technical Conference on Circuits/Systems, Computers, and Communications, 2024年07月02日, 査読有り
ラスト(シニア)オーサー

A Light-weight Random Number Generation for Tamper-resistant AES Circuit
Tomoaki Ukezono; Yui Koyanagi
International Journal of Networking and Computing, 2024年07月, 14(2):108 - 122, 査読有り
筆頭著者

A Light-Weight and Tamper-Resistant AES Implementation by FPGAs
Yui Koyanagi; Tomoaki Ukezono; Toshinori Sato
The 2024 IEEE International Symposium on Circuits and Systems, 2024年05月19日, 査読有り
責任著者

Masking Regularity of Noise for Tamper-resistant Design on FPGAs
Yui Koyanagi; Tomoaki Ukezono
The 25th Workshop on Synthesis And System Integration of Mixed Information technologies, 2024年03月10日, :46 - 49, 査読有り
ラスト(シニア)オーサー

A Cost-aware Generation Method of Disposable Random Value Exploiting Parallel S-box Implementation for Tamper-resistant AES Design
Yui Koyanagi; Tomoaki Ukezono
14th International Workshop on Advances in Networking and Computing, 2023年11月29日, :318 - 322, 査読有り
ラスト(シニア)オーサー

Reusing Outputs from S-boxes for Tamper Resistant Design
Tomoaki Ukezono; Yui Koyanagi
3rd International Conference on Electrical, Computer and Energy Technologies, 2023年11月16日, :1362 - 1367, 査読有り
筆頭著者

A Cost-sensitive and Simple Masking Design for Side-channels
Yui Koyanagi; Tomoaki Ukezono
2023 IEEE Region 10 Technical Conference, 2023年10月31日, :731 - 736, 査読有り
ラスト(シニア)オーサー

Investigation for Impact of Environmental Noise on Power Analysis Attacks
Ryoma Katsube; Tomoaki Ukezono
20th International SoC Design Conference, 2023年10月25日, :57 - 58, 査読有り
ラスト(シニア)オーサー

Leveraging Approximate Computing for IoT Image Transmission
Hiroyuki Hama; Tomoaki Ukezono; Toshinori Sato
20th International SoC Design Conference, 2023年10月25日, :75 - 76, 査読有り

Comparative Evaluation between Carry Prediction and Sign Error Correction in Approximate Addition
Toshinori Sato; Hiroyuki Hama; Tomoaki Ukezono
20th International SoC Design Conference, 2023年10月25日, :77 - 78, 査読有り
ラスト(シニア)オーサー

Effect of High Frequency Noise Using DCMs in FPGA on Power Analysis Attack
Tomoaki Ukezono; Yui Koyanagi
2023 International Symposium on Communications and Information Technologies, 2023年10月16日, :430 - 435, 査読有り
筆頭著者

Improving Tamper-Resistance Exploiting Clock Phase Shifter Embedded in FPGAs
Yui Koyanagi; Tomoaki Ukezono
The 10th International Conference on Electrical Engineering, Computer Science and Informatics, 2023年09月20日, :493 - 498, 査読有り
ラスト(シニア)オーサー

Disturbing Bit-transition Using History-based Mechanism against Power Analysis Attacks
Tomoaki Ukezono; Yui Koyanagi
International Seminar on Application for Technology of Information and Communication 2023, 2023年09月16日, :334 - 339, 査読有り
筆頭著者

A Countermeasure to Power Analysis Attack by Arbitrarily Injecting Multiple Types of Noise
Tomoaki Ukezono; Yui Koyanagi
2023 IEEE Region 10 Symposium, 2023年09月06日, 査読有り
筆頭著者

Negative Impact of Approximated Signed Addition on Power Reduction
Hiroyuki Hama; Tomoaki Ukezono; Toshinori Sato
2023 International Symposium on Devices, Circuits and Systems, 2023年05月29日, :148 - 153, 査読有り

An Extremely Light-Weight Countermeasure to Power Analysis Attack in Dedicated Circuit for AES
Yui Koyanagi; Tomoaki Ukezono
2022 19th International SoC Design Conference, 2022年10月19日, :85 - 86, 査読有り
ラスト(シニア)オーサー

Resistance for Side-Channel Attack by Virtual Dual-Rail Effect
Tomoaki Ukezono
3rd International Conference on Electrical, Communication and Computer Engineering, 2022年08月30日, 査読有り

Reducing Power Consumption Using Approximate Encoding for CNN Accelerators at the Edge
Tongxin Yang; Tomoaki Ukezono; Toshinori Sato
32nd ACM Great Lakes Symposium on VLSI, 2022年06月07日, 査読有り

Design of a 32-bit Accuracy-Controllable Approximate Multiplier for FPGAs
Masaki Sano; Kenta Shirane; Hiroki Nishikawa; Xiangbo Kong; Hiroyuki Tomiyama; Tongxin Yang; Tomoaki Ukezono
18th International SoC Design Conference, 2021年10月06日, :55 - 56, 査読有り

FPGA向け32ビット可変精度近似乗算器の設計と解析
佐野 正樹; 白根 健太; 西川 広記; 孔 祥博; 冨山 宏之; ヨウ ドンキン; 請園 智玲
34回 回路とシステムワークショップ予稿集, 2021年08月26日, :202 - 206, 査読有り

Exploiting Configurable Approximations for Tolerating Aging-induced Timing Violations
Sato Toshinori; Tomoaki UKEZONO
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, 2020年09月, E103-A(9), 査読有り

A Dynamically Configurable Approximate Array Multiplier with Exact Mode
Sato Toshinori; Tomoaki UKEZONO
5th International Conference on Computer and Communication Systems, 2020年05月18日, 査読有り

A Low-Power Small-Area MAC Unit for Accuracy-Scalable Approximate Computing
Sato Toshinori; Tomoaki UKEZONO
Fukuoka University Review of Technological Sciences, 2020年03月, 103・104:1 - 8

An Accuracy-Configurable Adder for Low-Power Applications
Yang Tongxin; Sato Toshinori; Tomoaki UKEZONO
IEICE Transactions on Electronics, 2020年03月, E103-C(3):68 - 76, 査読有り

Evaluation on Configurable Approximate Circuit for Aging-Induced Timing Violation Tolerance
Sato Toshinori; Tomoaki Ukezono
24th IEEE Pacific Rim International Symposium on Dependable Computing, 2019年12月, 査読有り

Correcting Sign Calculation Errors in Configurable Approximations
Sato Toshinori; Tomoaki Ukezono
15th IEEE Asia Pacific Conference on Circuits and Systems, 2019年11月, 査読有り

Tolerating Aging-Induced Timing Violations via Configurable Approximations
Sato Toshinori; Tomoaki Ukezono
8th IEEE Global Conference on Consumer Electronics, 2019年10月18日, 査読有り

On Applications of Configurable Approximation to Irregular Voltage
Sato Toshinori; Tomoaki Ukezono
5th IEEE Nordic Circuits and Systems Conference, 2019年10月, 査読有り

An Approximate Multiply-Accumulate Unit with Low Power and Reduced Area
Tongxin Yang; Toshinori Sato; Tomoaki Ukezono
IEEE Computer Society Annual Symposium on VLSI, 2019年07月, 査読有り

Evaluations of CMA with Error Corrector in Image Processing Circuit
Tomoaki Ukezono
International Journal of Networking and Computing, 2019年07月, 9(2):301 - 317, 査読有り

Design of a Low-Power and Small-Area Approximate Multiplier Using First the Approximate and Then the Accurate Compression Method
Tongxin Yang; Tomoaki Ukezono; Toshinori Sato
29th ACM Great Lakes Symposium on VLSI, 2019年05月, 査読有り

Trading Accuracy for Power with a Configurable Approximate Adder
Toshinori Sato; Tongxin Yang; Tomoaki Ukezono
IEICE Transactions on Electronics, 2019年04月, E102-C(4):260 - 268, 査読有り

布線論理によるタスクスケジューリング時間の平準化技法
請園 智玲; 荒木 光一
福岡大学工学集報 (101・102), 2019年03月, :59 - 70

CMAを用いた画像先鋭化処理専用回路の低消費電力化改善
佐藤 寿倫; ヨウ ドウキン; 請園 智玲
福岡大学工学集報, 2019年03月, (101・102):43 - 49

Design and Analysis of Approximate Multipliers with a Tree Compressor
Tongxin Yang; Tomoaki Ukezono; Toshinori Sato
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, 2019年03月, E102-A(3):532 - 543, 査読有り

A Low-Power Approximate Multiply-Add Unit
Tongxin Yang; Toshinori Sato; Tomoaki Ukezono
2nd International Symposium on Devices, Circuits and Systems, 2019年03月, 査読有り

Design and Analysis of A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier
Tongxin Yang; Tomoaki Ukezono; Toshinori Sato
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, 2018年12月, E101-A(12), 査読有り

An Error Corrector for Dynamically Accuracy-Configurable Approximate Adder
Tomoaki Ukezono
The Sixth International Workshop on Computer Systems and Architectures, 2018年11月26日, :145 - 151, 査読有り

Approximate Adder Genaration for Image Processing Using Convolutional Neural Network
Ryuta Ishida; Toshinori Sato; Tomoaki Ukezono
15th International SoC Design Conference, 2018年11月, 査読有り

Exploiting Configurability for Correct Sign Calculation in an Approximate Adder
Sato Toshinori; Tomoaki Ukezono
15th International SoC Design Conference, 2018年11月, 査読有り

A Low-Power and Small-Area Multiplier for Accuracy-Scalable Approximate Computing
Hiroyuki Baba; Tongxin Yang; Masahiro Inoue; Kaori Tajima; Tomoaki Ukezono; Toshinori Sato
IEEE Computer Society Annual Symposium on VLSI, 2018年07月, 査読有り

A Low-Power Yet High-Speed Configurable Adder for Approximate Computing
Tongxin Yang; Tomoaki Ukezono; Toshinori Sato
51st International Symposium on Circuits and Systems, 2018年05月, 査読有り

A Low-Power Configurable Adder for Approximate Applications
請園 智玲; 佐藤 寿倫
19th International Symposium on Quality Electronic Design (ISQED 2018), 2018年03月, 査読有り

A Carry-Predicting Full Adder for Accuracy-Scalable Computing
Hiroyuki Baba; Tongxin Yang; Masahiro Inoue; Kaori Tajima; Tomoaki Ukezono; Toshinori Sato
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 2018年03月, :51 - 55, 査読有り

A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier Design
Tongxin Yang; Tomoaki Ukezono; Toshinori Sato
Proceedings of 23rd Asia and South Pacific Design Automation Conference, 2018年01月, 査読有り

Low-power and high-speed approximate multiplier design with a tree compressor
Tongxin Yang; Tomoaki Ukezono; Toshinori Sato
Proceedings - 35th IEEE International Conference on Computer Design, ICCD 2017, 2017年11月22日, :89 - 96, 査読有り

Flashメモリ上のKey-Value Storeのデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの検討
馬場 裕之; 江崎 靖宏; 請園 智玲; 佐藤 寿倫
The 18th IEEE Hiroshima Section Student Symposium, 2016年11月19日, 査読有り

組込み仮想化のための高機能割込みコントローラ
請園 智玲
組込みシステムシンポジウム 2014(ESS 2014), 2014年10月, 査読有り
筆頭著者

組込み仮想化のハードウェアI/Oアドレスマップ変換
請園 智玲
情報処理学会論文誌, 2014年08月, 55(8):1830 - 1840, 査読有り

iPIC: A Hardware Mechanism for Faster Interrupt Handling on Embedded
Tomoaki Ukezono
IEEE Symposium on Low-Power and High-Speed Chips 2014 (COOL Chips XVII), 2014年04月, 査読有り

Filtering Insertions into A Small Instruction Cache in Embedded Processors
Tomoaki Ukezono
2013 FIRST INTERNATIONAL SYMPOSIUM ON COMPUTING AND NETWORKING (CANDAR), 2013年12月, :393 - 396, 査読有り

組込み仮想化におけるハードウェアI/Oアドレスマップ変換の性能評価
請園 智玲; 荒木 光一
組込みシステムシンポジウム 2013(ESS 2013), 2013年10月, 査読有り
筆頭著者

組込みプロセッサ向けZCacheのキャッシュブロック置換の高精度化
請園 智玲; 齋藤 好宗; 田中 清史
先進的計算基盤システムシンポジウム論文集, 2012年05月09日, 2012:124 - 132, 査読有り

組込みプロセッサ向けキャッシュフィル制御方式
請園 智玲; 田中 清史
情報処理学会論文誌, 2011年12月, 52(12):3160 - 3171, 査読有り

組込みプロセッサのための命令キャッシュインデックス再配置手法
請園 智玲; 田中 清史
組込みシステムシンポジウム2011論文集, 2011年10月12日, 2011:13 - 1-13-8, 査読有り

組込みプロセッサ向け命令キャッシュ制御方式の検討
請園 智玲; 田中 清史
組込みシステムシンポジウム 2010 (ESS 2010), 2010年10月, 査読有り
筆頭著者

Reduction of leakage energy in low level caches
Tomoaki Ukezono; Kiyofumi Tanaka
2010 International Conference on Green Computing, Green Comp 2010, 2010年08月, :537 - 544, 査読有り
筆頭著者

動的最適化機構の電力最適化への適用
請園 智玲; 田中 清史
先進的計算基盤システムシンポジウム 2010 (SACSIS 2010), 2010年05月, 査読有り
筆頭著者

バイナリ変換によるデータプリフェッチのためのハードウェア削減手法
請園 智玲; 田中 清史
情報処理学会論文誌, 2009年12月, 2(4):1 - 14, 査読有り
筆頭著者

Dynamic Binary Code Translation for Data Prefetch Optimization
Tomoaki Ukezono; Kiyofumi Tanaka
2008 13th Asia-Pacific Computer Systems Architecture Conference, 2008年09月, :237 - 244, 査読有り
筆頭著者

HDOS: An Infrastructure for Dynamic Optimization
Tomoaki Ukezono; Kiyofumi Tanaka
The 2008 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA 2008), 2008年07月, 査読有り
筆頭著者

データプリフェッチ最適化のためのバイナリ変換手法
請園 智玲; 田中 清史
先進的計算基盤システムシンポジウム 2008 (SACSIS 2008), 2008年05月, 査読有り
筆頭著者

暗号チップへの電力解析攻撃における環境ノイズの影響調査
勝部 諒真; 請園 智玲; 佐藤 寿倫
Student Workshop of IEEE IM Japan Chapter 2023予稿集, 2023年11月09日, :13 - 14
責任著者

近似計算回路の応用拡大に関する研究
佐藤 寿倫; 請園 智玲
福岡大学 研究推進部 Research, 2023年09月, 28(2):81 - 84

電力解析攻撃におけるS-Boxのハミング距離と消費電力の関係の調査
長友 泰樹; 請園 智玲
第22回情報科学技術フォーラム (FIT 2023) 講演論文集, 2023年09月, 第1分冊(C-006):219 - 220

乱数を用いた軽量な電力解析攻撃対策実装の検討
小柳 結依; 請園 智玲
情報処理学会研究報告 SLDM, 2022年11月, SLDM, Vol.2022-SLDM-199(No.8):1 - 5

ARX型暗号への近似加算適用による電力解析攻撃対策の検討
長友 泰樹; 請園 智玲
情報処理学会研究報告 SLDM, 2022年11月, Vol.2022-SLDM-199(No.13):1 - 3
ラスト(シニア)オーサー

DCTへの近似加算適用によるJPEG圧縮の低消費電力化の検討
濵 寛之; 請園 智玲; 佐藤 寿倫
情報処理学会研究報告 SLDM, 2022年11月, Vol.2022-SLDM-199(No.3):1 - 4

遠隔／対面BYODプログラミング演習環境FuPad を用いたプログラミング教育事例報告
中西 恒夫; 秋山 英久; 請園 智玲; 田辺 利文; 中村 遼; 橋本 浩二; 藤永 拓矢; 古庄 裕貴; 前田 佐嘉志; 三角 真; 久住 憲嗣
情報処理学会: 情報システムと社会環境研究会, 2022年06月04日

遠隔／BYODによる学生実験のためのRISC-Vエミュレータベースの演習環境の開発と運用
中西 恒夫; 請園 智玲; 田辺 利文; 藤永 拓矢; 楊 同鑫
電子情報通信学会： 教育工学研究会, 2022年03月04日

Wave-FFによるAESへの電力解析攻撃の対タンパ性評価
請園 智玲
ハードウェアセキュリティ研究会（HWS）, 2021年10月19日

低電力アプリケーション向け近似値計算に関する研究
佐藤 寿倫; 請園 智玲
福岡大学 研究推進部 Research, 2021年03月, Vol.26(No.1):66 - 69
ラスト(シニア)オーサー

動的電力制御によるサイドチャネル対策の検討
請園 智玲
ハードウェアセキュリティ研究会, 2019年07月

C-Packアルゴリズムを拡張した主記憶データの非可逆圧縮手法
馬場裕之; 請園智玲; 佐藤寿倫
情報処理学会 第81回全国大会, 2019年03月

手書き数字認識ニューラルネットワークにおける近似乗算器の評価
佐藤寿倫; 請園智玲
情報処理学会 第81回全国大会, 2019年03月

カラー画像を対象とした近似加算器を用いた画像先鋭化ハードウェアの評価
請園智玲; 福田結菜; 佐藤寿倫
情報処理学会 第81回全国大会, 2019年03月

Redis向けYCSBベンチマーク実行時のFPCによる消費電力削減
馬場裕之; 寺﨑雅紀; 請園智玲; 佐藤寿倫
第17回情報科学技術フォーラム, 2018年09月

リアルタイム性とスループット向上を両立する完全仮想化の研究
請園 智玲
福岡大学 研究推進部 Research, 2018年03月, 5(22):107 - 112

CMAを用いた画像先鋭化処理専用回路の低消費電力化
請園 智玲; 佐藤 寿倫
電子情報通信学会 VLSI設計技術研究会, 2018年01月18日

近似乗算器の内部構成に関する検討 (ディペンダブルコンピューティング) -- (デザインガイア2017 : VLSI設計の新しい大地)
井上 晶仁; 田島 加織; 馬場 裕之; ヨウ ドウキン; 請園 智玲; 佐藤 寿倫
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 2017年11月06日, 117(274):13 - 18

KVSデータベースRedisからのデータアクセス局所性の解析
馬場裕之; 請園智玲; 佐藤寿倫
電子情報通信学会技術研究報告 CPSY, 2017年11月

近似乗算器の内部構成に関する検討
井上晶仁; 田島加織; 馬場裕之; Tongxin Yang; 請園智玲; 佐藤寿倫
電子情報通信学会技術研究報告 VLD, 2017年11月

動的な桁上げマスクを可能にする近似加算器の特性評価
Tongxin Yang; 請園智玲; 佐藤寿倫
電子情報通信学会 基礎・境界ソサイエティ/NOLTAソサイエティ大会, 2017年09月

ガウシアンカーネルの近似値化によるハードウェア単純化の検討
井上晶仁; 田島加織; Tongxin Yang; 請園智玲; 佐藤寿倫
第70回 電気・情報関係学会九州支部連合大会, 2017年09月

Flashメモリ上のKey-Value Storeのデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの評価
馬場裕之; 請園智玲; 佐藤寿倫
情報処理学会 第79回全国大会, 2017年03月

下位レベルキャッシュメモリへのアクセスフィルタによるタグ参照電力の削減
石田隆太; 請園智玲; 佐藤寿倫
情報処理学会 第79回全国大会, 2017年03月

布線論理によるμITRONタスクスケジューラ実装の実現可能性の検討
荒木 光一; 請園 智玲
2015年並列／分散／協調処理に関する『別府』サマー・ワークショップ (SWoPP2015), 2015年08月04日

サクセッサ情報を用いた命令フェッチ電力削減の検討
請園 智玲
第13回情報科学技術フォーラム(FIT 2014), 2014年09月

動的部分再構成による連想メモリ内エントリの定数化の検討
請園 智玲; 荒木 光一
リコンフィギャラブルシステム研究会(RECONF), 2013年09月

キャッシュブロックの適正配置解析の提案
広山 貴之; 請園 智玲; 田中 清史
平成24年度電気関係学会北陸支部連合大会, 2012年09月

密結合メモリを利用したリアルタイムタスクの実行時間変動の抑制
請園 智玲; 劉 遠哲; 田中 清史
デザインガイア2011／電子情報通信学会 コンピュータシステム研究会(CPSY), 2011年11月

リアルタイム処理に適した密結合メモリの利用法に関する検討
劉 遠哲; 請園 智玲; 田中 清史
平成23年度電気関係学会北陸支部連合大会, 2011年09月

組込みプロセッサ向けデータキャッシュ制御方式の検討
請園 智玲; 田中 清史
研究報告計算機アーキテクチャ（ARC）, 2010年10月11日, 2010(1):1 - 7

階層型キャッシュシステムにおける高効率なブロック配置法
許 允碩; 請園 智玲; 田中 清史
平成22年度電気関係学会北陸支部連合大会, 2010年09月

動的コード最適化システムによる逐次データプリフェッチ手法
請園 智玲; 田中 清史
デザインガイア2007／計算機アーキテクチャ研究会(ARC), 2007年11月

ソフトウェアトレースにおけるレジスタ再割り当てアルゴリズムの検討
請園 智玲; 田中 清史
平成18年度電気関係学会北陸支部連合大会, 2006年09月

ソフトウェアトレース生成による動的最適化の予備評価
請園 智玲; 田中 清史
SWoPP 2006／計算機アーキテクチャ研究会(ARC), 2006年07月

ハードウェア解析システムによるバイナリコードの動的最適化
請園 智玲; 田中 清史
情報処理学会研究報告計算機アーキテクチャ（ARC）, 2005年11月30日, 2005(120):7 - 12

バイナリコードの動的最適化を実現する実行時ハードウェア解析システム
請園 智玲; 田中 清史
平成17年度電気関係学会北陸支部連合大会, 2005年09月

線形ページアドレス予測によるTLBプリローディング
請園 智玲; 田中 清史
デザインガイア2002／計算機アーキテクチャ研究会(ARC), 2002年11月

線形ページアドレス予測によるTLBプリローディング
請園 智玲; 田中 清史
平成14年度電気関係学会北陸支部連合大会講演論文集, 2002年09月, :234 - 234

センサフュージョン技術の開発と応用事例
佐藤 寿倫; 請園 智玲, 共著
技術情報協会, 2019年01月

Lightweight Countermeasures to Power Analysis Attacks by Injecting Noise to Cryptographic Circuits
Yui Koyanagi; Tomoaki Ukezono
IEICE GlobalNet Workshop 2024, 2024年03月04日

A Countermeasure to Power Analysis Attack in Flip Flops
Tomoaki Ukezono
28th Asia and South Pacific Design Automation Conference (ASP-DAC 2023), 2023年01月

FPGA組込みPLLを用いたサイドチャネル攻撃対策のためのノイズ生成手法の検討
小柳 結依; 請園 智玲
Young CAS Researchers Workshop, 2022年11月

アカデミックスキルズゼミII
2023年04月99日
福岡大学

デジタルスキルズB
2023年04月99日
福岡女学院大学

デジタルスキルズA
2023年04月99日
福岡女学院大学

オペレーティングシステム
2022年04月99日
福岡大学

電子情報基礎演習
2019年04月99日
福岡大学

電子通信工学実験
2017年04月99日
福岡大学

電子情報工学実験
2015年04月99日
福岡大学

情報処理応用IC
2020年04月20日
西南学院大学

情報活用基礎
2020年04月20日
西南学院大学

プログラミングＩ
2016年04月20日
福岡大学

情報セキュリティ
2018年04月20日
久留米工業高等専門学校

電子計算機基礎
2018年04月20日
久留米工業高等専門学校

電子工学実験B
2015年04月20日
福岡大学

デジタル論理と計算機構成
2012年04月20日
北陸先端科学技術大学院大学

情報処理学会

電子情報通信学会

電源電圧の動的制御による耐タンパ性LSI設計技法
日本学術振興会, 科学研究費助成事業, 基盤研究（C)
福岡大学
2024年04月 - 2027年03月

スケーラブルな物理セキュリティを可能にする近似計算の基盤設計と理論の構築
日本学術振興会, 科学研究費助成事業, 基盤研究(A)
2020年04月01日 - 2024年03月31日

LSIの動的電力制御技術を応用した電力解析攻撃の対策
日本学術振興会, 科学研究費助成事業, 基盤研究(C)
2020年04月 - 2024年03月

近似計算の利用による性能を犠牲にしない省電力な処理方式とその開発を支援する技術
日本学術振興会, 科学研究費助成事業, 基盤研究(C)
2017年04月01日 - 2020年03月31日

リアルタイム性とスループット向上を両立する完全仮想化の研究
福岡大学, 福岡大学 推奨研究プロジェクト（特定）, コンピュータサイエンス
2016年07月28日 - 2017年03月31日

階層構造とアクセス方式を同時に改善するメモリシステムの研究
日本学術振興会, 科学研究費助成事業, 基盤研究(C)
2014年04月01日 - 2017年03月31日

ハードウェアによる組込み仮想化のVM間リアルタイム・タスクスケジューラの開発
公益財団法人 服部報公会, 平成26年度 工学研究奨励援助金
2014年10月01日 - 2015年10月01日

ハードウェアで実現する組込みシステム向けハイパーバイザの開発
公益財団法人 澁谷学術文化スポーツ振興財団, 平成25年度 大学の新技術研究に対する奨励金
2013年11月01日 - 2014年11月01日